Please use this identifier to cite or link to this item: http://hdl.handle.net/20.500.14076/10194
Full metadata record
DC FieldValueLanguage
dc.contributor.advisorDel Carpio Salinas, Jorge Alberto-
dc.contributor.authorArgandoña Martínez, Felipe Daniel-
dc.creatorArgandoña Martínez, Felipe Daniel-
dc.date.accessioned2018-04-10T19:26:30Z-
dc.date.available2018-04-10T19:26:30Z-
dc.date.issued2008-
dc.identifier.urihttp://hdl.handle.net/20.500.14076/10194-
dc.description.abstractEl presente trabajo de tesis describe el estudio, simulación (para plataforma FPGA Xilinx) e implementación en hardware (DSP) en dos versiones: punto fijo de 16 bits y punto flotante, de un codificador de voz basado en el esquema LPC-10 para canales de banda angosta. En primer lugar, se realiza un estudio del marco teórico en el que se basan los codificadores de voz, luego se describen las técnicas de procesamiento de voz más importantes que conforman el presente trabajo, destacando entre ellas el algoritmo SIFT para cálculo óptimo de la frecuencia fundamental de la voz. Seguidamente se describen los detalles de la simulación y de la implementación en DSP en las dos versiones (punto fijo y punto flotante). En base al estudio y correcto conocimiento de todos los bloques constituyentes del esquema LPC-10, se proponen mejoras (en el algoritmo SIFT) y optimizaciones tanto en el ámbito algorítmico, como en el ámbito del procesador DSP. Con ello se pretende obtener una mayor calidad de voz decodificada (sintética), sin comprometer seriamente la tasa de compresión del sistema ni el tiempo de ejecución del algoritmo, de tal forma que pueda ser empleado en sistemas de transmisión digital de datos de banda angosta. La implementación en hardware constituye un aporte importante del presente trabajo. El codificador es implementado sobre la tarjeta de desarrollo DSK TMS320C6711 de Texas lnstruments en las dos versiones (punto fijo y punto flotante). Finalmente se evalúa la calidad de la voz sintética del codificador mediante pruebas subjetivas (Test MOS).es
dc.description.uriTesises
dc.formatapplication/pdfes
dc.language.isospaes
dc.publisherUniversidad Nacional de Ingenieríaes
dc.rightsinfo:eu-repo/semantics/restrictedAccesses
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/es
dc.sourceUniversidad Nacional de Ingenieríaes
dc.sourceRepositorio Institucional - UNIes
dc.subjectSistemas de procesamiento de vozes
dc.subjectHardwarees
dc.subjectIngeniería electrónicaes
dc.titleSimulación para plataforma Xilinx (FPGA) e implementación hardware (DSP texas instruments tms320C6711) en punto fijo y punto flotante de un codificador de voz LPC-10 para bajas tasas de bitses
dc.typeinfo:eu-repo/semantics/bachelorThesises
thesis.degree.nameIngeniero Electrónicoes
thesis.degree.grantorUniversidad Nacional de Ingeniería. Facultad de Ingeniería Eléctrica y Electrónicaes
thesis.degree.levelTítulo Profesionales
thesis.degree.disciplineIngeniería Electrónicaes
thesis.degree.programIngenieríaes
Appears in Collections:Ingeniería Electrónica

Files in This Item:
File Description SizeFormat 
argandona_mf.pdf12,72 MBAdobe PDFView/Open


This item is licensed under a Creative Commons License Creative Commons

Indexado por:
Indexado por Scholar Google LaReferencia Concytec BASE renati ROAR ALICIA RepoLatin UNI