Por favor, use este identificador para citar o enlazar este ítem:
http://hdl.handle.net/20.500.14076/12106Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.contributor.advisor | Morales Villanueva, Aurelio Federico | - |
| dc.contributor.author | Rivera Vigo, José Manuel | - |
| dc.creator | Rivera Vigo, José Manuel | - |
| dc.date.accessioned | 2018-06-20T17:14:41Z | - |
| dc.date.available | 2018-06-20T17:14:41Z | - |
| dc.date.issued | 1996 | - |
| dc.identifier.uri | http://hdl.handle.net/20.500.14076/12106 | - |
| dc.description.abstract | En el presente proyecto se diseña e implementa una interfaz para ser conectada a un computador personal (IBM PC o compatible) así como el software correspondiente. De manera tal. que el computador se comporte como un analizador lógico de tiempos. El hardware de la interfaz ha sido diseñado íntegramente usando los procedimientos de diseño de la lógica combinacional y secuencial. Para el diseño del software, se ha utilizado el lenguaje de programación Turbo Pascal. específicamente la herramienta de software Turbo Vision. Al término del proyecto, hemos logrado un analizador lógico de tiempos de 8 canales. aunque por las consideraciones del diseño estos pueden ser fácilmente ampliados: una frecuencia de muestreo de 20Mhz y tres modos de disparo. Es un instrumento de fácil uso, debido a que el software es completamente sencillo de manejar; ya que cuenta con rutinas de manipulación de información, así como de ayuda, de mucha utilidad para el operador. | es |
| dc.description.uri | Tesis | es |
| dc.format | application/pdf | es |
| dc.language.iso | spa | es |
| dc.publisher | Universidad Nacional de Ingeniería | es |
| dc.rights | info:eu-repo/semantics/restrictedAccess | es |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | es |
| dc.source | Universidad Nacional de Ingeniería | es |
| dc.source | Repositorio Institucional - UNI | es |
| dc.subject | Circuitos lógicos | es |
| dc.subject | Interfaz electrónica | es |
| dc.subject | Analizadores lógicos | es |
| dc.title | Diseño e implementación de un analizador lógico empleado como interfaz para un computador personal | es |
| dc.type | info:eu-repo/semantics/bachelorThesis | es |
| thesis.degree.name | Ingeniero Electrónico | es |
| thesis.degree.grantor | Universidad Nacional de Ingeniería. Facultad de Ingeniería Eléctrica y Electrónica | es |
| thesis.degree.level | Título Profesional | es |
| thesis.degree.discipline | Ingeniería Electrónica | es |
| thesis.degree.program | Ingeniería | es |
| Aparece en las colecciones: | Ingeniería Electrónica | |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| rivera_vj.pdf | 18,68 MB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
Indexado por:
