Por favor, use este identificador para citar o enlazar este ítem:
http://hdl.handle.net/20.500.14076/1454
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.advisor | Soto Hoyos, Jorge | - |
dc.contributor.author | Morales Villanueva, Aurelio Federico | - |
dc.creator | Morales Villanueva, Aurelio Federico | - |
dc.date.accessioned | 2016-01-07T14:40:55Z | - |
dc.date.available | 2016-01-07T14:40:55Z | - |
dc.date.issued | 1991 | - |
dc.identifier.uri | http://hdl.handle.net/20.500.14076/1454 | - |
dc.description.abstract | El presente trabajo se origina en la necesidad de disponer de un equipo que sirva de soporte para el desarrollo de sistemas de hardware y/o software basados en microprocesadores. El objetivo de la tesis es el diseño de un sistema basado en microprocesador que cumpla las funciones de Analizador Lógico de Tiempos, y que sirva para el diseño y análisis de sistemas digitales y/o sistemas digitales basados en microprocesadores. El objetivo que se ha trazado, es el de diseñar un sistema que tenga las mejores características para el usuario, y que otorgue algunas facilidades para que puedan ser aprovechadas en la implementación de aplicaciones de sistemas digitales. Los analizadores lógicos son instrumentos destinados al análisis de circuitos digitales complejos y, en particular, aquellos con estructura de bus en los que la utilización del osciloscopio no es suficiente, debido al número de señales a observar simultáneamente. En la etapa de diseño, se desarrollan las unidades de Procesamiento, Adquisición y Visualización, así como el software del sistema, respetando los parámetros establecidos en la etapa anterior. Como resultado del diseño del Analizador Lógico se incluyen los diagramas circuitales y el listado del programa fuente del software del sistema. | es |
dc.description.uri | Tesis | es |
dc.format | application/pdf | es |
dc.language.iso | spa | es |
dc.publisher | Universidad Nacional de Ingeniería | es |
dc.rights | info:eu-repo/semantics/restrictedAccess | es |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | es |
dc.source | Universidad Nacional de Ingeniería | es |
dc.source | Repositorio Institucional - UNI | es |
dc.subject | Microprocesador | es |
dc.subject | Analizador lógico | es |
dc.subject | Sistemas digitales | es |
dc.subject | Circuitos digitales | es |
dc.title | Diseño de un analizador lógico de 16 canales basado en un Microprocesador | es |
dc.type | info:eu-repo/semantics/masterThesis | es |
thesis.degree.name | Maestro en Ciencias con Mención en Ingeniería Electrónica | es |
thesis.degree.grantor | Universidad Nacional de Ingeniería. Facultad de Ingeniería Eléctrica y Electrónica. Unidad de Posgrado | es |
thesis.degree.level | Maestría | es |
thesis.degree.discipline | Maestría en Ciencias con Mención en Ingeniería Electrónica | es |
thesis.degree.program | Maestría | es |
Aparece en las colecciones: | Maestría |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
morales_va.pdf | 2,23 MB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
Indexado por: