Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/20.500.14076/25167
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.authorMendoza Portocarrero Jorge-
dc.contributor.authorRubio Ocampo Jorge Arturo-
dc.contributor.authorSaijong Tang Tang, Raymundo-
dc.contributor.authorYamakawa Tsuja, Peter Manuel-
dc.creatorSaijong Tang Tang, Raymundo-
dc.creatorYamakawa Tsuja, Peter Manuel-
dc.creatorRubio Ocampo Jorge Arturo-
dc.creatorMendoza Portocarrero Jorge-
dc.date.accessioned2023-06-21T22:15:44Z-
dc.date.available2023-06-21T22:15:44Z-
dc.date.issued1987-
dc.identifier.urihttp://hdl.handle.net/20.500.14076/25167-
dc.description.abstractEl ordenamiento del presente trabajo se ha hecho, lo más lógico posible. El trabajo comienza en el capítulo 1, donde se presenta los diferentes tipos de fallas o defectos que pueden presentarse duran te la implementación de sistemas digitales. Explicaremos las fallas por hardware, así como por software, en forma teórica, así como con ejemplos de cuándo pueden ocurrir. Explicaremos que es un glitch, el spike, los races, los errores de temporización, fallas por defectos de memoria, etc. En el capítulo 2, se verá qué es un Analizador Lógico, explicando los ¡principios básicos de un analizador lógico en general y las distintas partes que conforman nuestro circuito, en las que se incluye: la Memoria, la Función Trigger, la Adquisición de Datos y el de las formas posibles de displayamiento. En el capítulo 3, se explicará en forma detallada el diseño y la implementación de nuestro ANALIZADOR LOGICO parte por parte. Asimismo, se explicará cómo trabajan las diferentes partes de nuestro circuito. Incluyen en este último capítulo cómo se diseña el Circuito de displayamiento tanto en formato de diagrama de tiempo, así como en formato binario. Incluye también el circuito de Selección del modo de displayado, la explicación del circuito de cambio automático de página, y del circuito generador de la señal de reloj.es
dc.description.uriTesises
dc.formatapplication/pdfes
dc.language.isospaes
dc.publisherUniversidad Nacional de Ingenieríaes
dc.rightsinfo:eu-repo/semantics/restrictedAccesses
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/es
dc.sourceUniversidad Nacional de Ingenieríaes
dc.sourceRepositorio Institucional - UNIes
dc.subjectAnalizador lógicoes
dc.subjectSistemas digitaleses
dc.titleDiseño e implementación de un analizador lógico de 8 bitses
dc.typeinfo:eu-repo/semantics/monographes
thesis.degree.nameIngeniero Electricistaes
thesis.degree.grantorUniversidad Nacional de Ingeniería. Facultad de Ingeniería Eléctrica y Electrónicaes
thesis.degree.levelBachilleres
thesis.degree.disciplineIngeniería Eléctricaes
thesis.degree.programIngenieríaes
Aparece en las colecciones: Ingeniería Electrica

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
mendoza_pj.pdf19,2 MBAdobe PDFVisualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons

Indexado por:
Indexado por Scholar Google LaReferencia Concytec BASE renati ROAR ALICIA RepoLatin UNI