Por favor, use este identificador para citar o enlazar este ítem:
http://hdl.handle.net/20.500.14076/25167
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.author | Mendoza Portocarrero Jorge | - |
dc.contributor.author | Rubio Ocampo Jorge Arturo | - |
dc.contributor.author | Saijong Tang Tang, Raymundo | - |
dc.contributor.author | Yamakawa Tsuja, Peter Manuel | - |
dc.creator | Saijong Tang Tang, Raymundo | - |
dc.creator | Yamakawa Tsuja, Peter Manuel | - |
dc.creator | Rubio Ocampo Jorge Arturo | - |
dc.creator | Mendoza Portocarrero Jorge | - |
dc.date.accessioned | 2023-06-21T22:15:44Z | - |
dc.date.available | 2023-06-21T22:15:44Z | - |
dc.date.issued | 1987 | - |
dc.identifier.uri | http://hdl.handle.net/20.500.14076/25167 | - |
dc.description.abstract | El ordenamiento del presente trabajo se ha hecho, lo más lógico posible. El trabajo comienza en el capítulo 1, donde se presenta los diferentes tipos de fallas o defectos que pueden presentarse duran te la implementación de sistemas digitales. Explicaremos las fallas por hardware, así como por software, en forma teórica, así como con ejemplos de cuándo pueden ocurrir. Explicaremos que es un glitch, el spike, los races, los errores de temporización, fallas por defectos de memoria, etc. En el capítulo 2, se verá qué es un Analizador Lógico, explicando los ¡principios básicos de un analizador lógico en general y las distintas partes que conforman nuestro circuito, en las que se incluye: la Memoria, la Función Trigger, la Adquisición de Datos y el de las formas posibles de displayamiento. En el capítulo 3, se explicará en forma detallada el diseño y la implementación de nuestro ANALIZADOR LOGICO parte por parte. Asimismo, se explicará cómo trabajan las diferentes partes de nuestro circuito. Incluyen en este último capítulo cómo se diseña el Circuito de displayamiento tanto en formato de diagrama de tiempo, así como en formato binario. Incluye también el circuito de Selección del modo de displayado, la explicación del circuito de cambio automático de página, y del circuito generador de la señal de reloj. | es |
dc.description.uri | Tesis | es |
dc.format | application/pdf | es |
dc.language.iso | spa | es |
dc.publisher | Universidad Nacional de Ingeniería | es |
dc.rights | info:eu-repo/semantics/restrictedAccess | es |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | es |
dc.source | Universidad Nacional de Ingeniería | es |
dc.source | Repositorio Institucional - UNI | es |
dc.subject | Analizador lógico | es |
dc.subject | Sistemas digitales | es |
dc.title | Diseño e implementación de un analizador lógico de 8 bits | es |
dc.type | info:eu-repo/semantics/monograph | es |
thesis.degree.name | Ingeniero Electricista | es |
thesis.degree.grantor | Universidad Nacional de Ingeniería. Facultad de Ingeniería Eléctrica y Electrónica | es |
thesis.degree.level | Bachiller | es |
thesis.degree.discipline | Ingeniería Eléctrica | es |
thesis.degree.program | Ingeniería | es |
Aparece en las colecciones: | Ingeniería Electrica |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
mendoza_pj.pdf | 19,2 MB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
Indexado por: