Por favor, use este identificador para citar o enlazar este ítem:
http://hdl.handle.net/20.500.14076/25614
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.author | Gonzales Butrón, César Augusto | - |
dc.creator | Gonzales Butrón, César Augusto | - |
dc.date.accessioned | 2023-07-25T21:26:05Z | - |
dc.date.available | 2023-07-25T21:26:05Z | - |
dc.date.issued | 1974 | - |
dc.identifier.uri | http://hdl.handle.net/20.500.14076/25614 | - |
dc.description.abstract | El objetivo del trabajo que ahora presento, no es precisamente traer cosas nuevas en lo que a técnica se refiere del Circuito de Enganche de Fase (Phase locK loop); sería para mi difícil intentarlo en estos momentos. Mas bien deseo contribuir a una fácil comprensión de este circuito de múltiples aplicaciones, algunas de las cuales mencionaré en las siguientes páginas. Para llegar a esta meta he intentado recopilar de diversas fuentes bibliográficas, los enfoques que a mi parecer son los más apropiados, y con algunas modificaciones los he tomado como propios; he buscado además que facilitar y simplificar estos conceptos para hacer sencilla la lectura, pero sin dejar de decir lo necesario. Finalmente, a modo demostrativo he construido un CEF (Circuito de Enganche de Fase) muy sencillo y modular, de modo que no se aleje de los fines. deseados de instrucción y demostración. Deseo expresar para terminar mi agradecimiento a todos los que contribuyeron a hacer realidad este trabajo, especialmente mis profesores y al Radio Observatorio de Jicamarca en la persona del Dr. R. Woodman por su colaboraci6n material. | es |
dc.description.uri | Tesis | es |
dc.format | application/pdf | es |
dc.language.iso | spa | es |
dc.publisher | Universidad Nacional de Ingeniería | es |
dc.rights | info:eu-repo/semantics/restrictedAccess | es |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | es |
dc.source | Universidad Nacional de Ingeniería | es |
dc.source | Repositorio Institucional - UNI | es |
dc.subject | Circuito de Enganche de Fase (Phase locK loop) | es |
dc.subject | Detectores de fase | es |
dc.title | Diseño y construcción de un circuito de enganche de fase con elementos discretos para fines instruccionales | es |
dc.type | info:eu-repo/semantics/monograph | es |
thesis.degree.name | Ingeniero Mecánico Electricista | es |
thesis.degree.grantor | Universidad Nacional de Ingeniería. Facultad de Ingeniería Mecánica | es |
thesis.degree.level | Bachiller | es |
thesis.degree.discipline | Ingeniería Mecánica-Eléctrica | es |
thesis.degree.program | Ingeniería | es |
Aparece en las colecciones: | Ingeniería Mecánica y Electrica |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
gonzales_bc.pdf | 3,22 MB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
Indexado por: