Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/20.500.14076/14433
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.authorCórdova Sosa, Luis Enrique-
dc.contributor.authorPaz Campaña, José-
dc.contributor.authorEgoávil Retamozo, Jorge-
dc.creatorCórdova Sosa, Luis Enrique-
dc.creatorCórdova Sosa, Luis Enrique-
dc.date.accessioned2018-10-10T23:30:49Z-
dc.date.available2018-10-10T23:30:49Z-
dc.date.issued2000-12-01-
dc.identifier.citationCórdova Sosa, L., Paz Campaña, J., & Egoávil Retamozo, J. (2000). Stud: A scanlet for test & upgrade of designs targeting verificatiion of fuzzy logic controllers. TECNIA, 10(2). https://doi.org/10.21754/tecnia.v10i2.466es
dc.identifier.issn2309-0413-
dc.identifier.urihttp://hdl.handle.net/20.500.14076/14433-
dc.description.abstractEste artículo presenta un trabajo preliminar acerca de la implementación de un Scanlet para: (a) chequeo automático de generación de patrones relacionados con circuitos digitales basados en un modelo con interrupción en presencia de falla, (b) monitoreo y depuración in situ, (c) actualización de la arquitectura de un controlador lógico difuso, y (d) inyección de falla a nivel de pines usando Java API. Los puntos (a)-(c) son tareas de verificación. Como primera aproximación, el sistema STUD ha sido desarrollado empleando la arquitectura (incorporada) JTAG (Joint Test Action Group) y configurada por un CPLD para chequeo y operaciones de programación. Entretanto, las operaciones son ejecutadas por Scanlet, el cual puede ser corrido desde una página de Internet. Finalmente, un controla­dor lógico difuso, a manera de un núcleo JP, se usa como marca característica.es
dc.description.abstractThis paper presents a preliminary work about the implementation of a Scanlet for: (a) Automatic test pattern generation targeting digital circuits based on a stuck-at-fault model, (b) in-system monitoring and debugging, (e) upgrade of a fuzzy logic controller architecture, and, (d) pin-level fault injection using the JavaAPI (Application Programming Interface) far boundary-scan. Items (a)-(c) are verífication tasks. As a first approach, the STUD (Scanlet for Test & Upgrade) system has been developed using the JTAG architecture (built-in) featured by a CPLD (Complex Programmable Logic Device) in-system configured for check and programming operations. Meanwhile, operations are executed by the Scanlet, which can be run from an Internet page. Finally, a fuzzy logic controller as an IP-core (IP stands for Intellectual Property) is used as a workbench.en
dc.formatapplication/pdfes
dc.language.isoengen
dc.publisherUniversidad Nacional de Ingenieríaes
dc.relation.urihttp://revistas.uni.edu.pe/index.php/tecnia/article/view/466es
dc.rightsinfo:eu-repo/semantics/openAccesses
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/es
dc.sourceUniversidad Nacional de Ingenieríaes
dc.sourceRepositorio Institucional - UNIes
dc.subjectScanletes
dc.subjectJAVA API for Boundary-Scanes
dc.subjectFuzzy Logices
dc.subjectFunctional Verificationes
dc.titleStud: A scanlet for test & upgrade of designs targeting verificatiion of fuzzy logic controllersen
dc.typeinfo:eu-repo/semantics/articlees
dc.identifier.journalTECNIAes
dc.description.peer-reviewRevisión por pareses
dc.identifier.doihttps://doi.org/10.21754/tecnia.v10i2.466es
dc.contributor.emaill.cordova@ieee.orges
dc.contributor.emailjpaz@uni.edu.pees
Aparece en las colecciones: Vol. 10 Núm. 2 (2000)

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
TECNIA_Vol.10-n2-Art.4.pdf6,03 MBAdobe PDFVisualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons

Indexado por:
Indexado por Scholar Google LaReferencia Concytec BASE renati ROAR ALICIA RepoLatin UNI