Por favor, use este identificador para citar o enlazar este ítem:
http://hdl.handle.net/20.500.14076/14433
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.author | Córdova Sosa, Luis Enrique | - |
dc.contributor.author | Paz Campaña, José | - |
dc.contributor.author | Egoávil Retamozo, Jorge | - |
dc.creator | Córdova Sosa, Luis Enrique | - |
dc.creator | Córdova Sosa, Luis Enrique | - |
dc.date.accessioned | 2018-10-10T23:30:49Z | - |
dc.date.available | 2018-10-10T23:30:49Z | - |
dc.date.issued | 2000-12-01 | - |
dc.identifier.citation | Córdova Sosa, L., Paz Campaña, J., & Egoávil Retamozo, J. (2000). Stud: A scanlet for test & upgrade of designs targeting verificatiion of fuzzy logic controllers. TECNIA, 10(2). https://doi.org/10.21754/tecnia.v10i2.466 | es |
dc.identifier.issn | 2309-0413 | - |
dc.identifier.uri | http://hdl.handle.net/20.500.14076/14433 | - |
dc.description.abstract | Este artículo presenta un trabajo preliminar acerca de la implementación de un Scanlet para: (a) chequeo automático de generación de patrones relacionados con circuitos digitales basados en un modelo con interrupción en presencia de falla, (b) monitoreo y depuración in situ, (c) actualización de la arquitectura de un controlador lógico difuso, y (d) inyección de falla a nivel de pines usando Java API. Los puntos (a)-(c) son tareas de verificación. Como primera aproximación, el sistema STUD ha sido desarrollado empleando la arquitectura (incorporada) JTAG (Joint Test Action Group) y configurada por un CPLD para chequeo y operaciones de programación. Entretanto, las operaciones son ejecutadas por Scanlet, el cual puede ser corrido desde una página de Internet. Finalmente, un controlador lógico difuso, a manera de un núcleo JP, se usa como marca característica. | es |
dc.description.abstract | This paper presents a preliminary work about the implementation of a Scanlet for: (a) Automatic test pattern generation targeting digital circuits based on a stuck-at-fault model, (b) in-system monitoring and debugging, (e) upgrade of a fuzzy logic controller architecture, and, (d) pin-level fault injection using the JavaAPI (Application Programming Interface) far boundary-scan. Items (a)-(c) are verífication tasks. As a first approach, the STUD (Scanlet for Test & Upgrade) system has been developed using the JTAG architecture (built-in) featured by a CPLD (Complex Programmable Logic Device) in-system configured for check and programming operations. Meanwhile, operations are executed by the Scanlet, which can be run from an Internet page. Finally, a fuzzy logic controller as an IP-core (IP stands for Intellectual Property) is used as a workbench. | en |
dc.format | application/pdf | es |
dc.language.iso | eng | en |
dc.publisher | Universidad Nacional de Ingeniería | es |
dc.relation.uri | http://revistas.uni.edu.pe/index.php/tecnia/article/view/466 | es |
dc.rights | info:eu-repo/semantics/openAccess | es |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0/ | es |
dc.source | Universidad Nacional de Ingeniería | es |
dc.source | Repositorio Institucional - UNI | es |
dc.subject | Scanlet | es |
dc.subject | JAVA API for Boundary-Scan | es |
dc.subject | Fuzzy Logic | es |
dc.subject | Functional Verification | es |
dc.title | Stud: A scanlet for test & upgrade of designs targeting verificatiion of fuzzy logic controllers | en |
dc.type | info:eu-repo/semantics/article | es |
dc.identifier.journal | TECNIA | es |
dc.description.peer-review | Revisión por pares | es |
dc.identifier.doi | https://doi.org/10.21754/tecnia.v10i2.466 | es |
dc.contributor.email | l.cordova@ieee.org | es |
dc.contributor.email | jpaz@uni.edu.pe | es |
Aparece en las colecciones: | Vol. 10 Núm. 2 (2000) |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
TECNIA_Vol.10-n2-Art.4.pdf | 6,03 MB | Adobe PDF | Visualizar/Abrir |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
Indexado por: