Stud: A scanlet for test & upgrade of designs targeting verificatiion of fuzzy logic controllers

Abstract

Este artículo presenta un trabajo preliminar acerca de la implementación de un Scanlet para: (a) chequeo automático de generación de patrones relacionados con circuitos digitales basados en un modelo con interrupción en presencia de falla, (b) monitoreo y depuración in situ, (c) actualización de la arquitectura de un controlador lógico difuso, y (d) inyección de falla a nivel de pines usando Java API. Los puntos (a)-(c) son tareas de verificación. Como primera aproximación, el sistema STUD ha sido desarrollado empleando la arquitectura (incorporada) JTAG (Joint Test Action Group) y configurada por un CPLD para chequeo y operaciones de programación. Entretanto, las operaciones son ejecutadas por Scanlet, el cual puede ser corrido desde una página de Internet. Finalmente, un controla­dor lógico difuso, a manera de un núcleo JP, se usa como marca característica.

This paper presents a preliminary work about the implementation of a Scanlet for: (a) Automatic test pattern generation targeting digital circuits based on a stuck-at-fault model, (b) in-system monitoring and debugging, (e) upgrade of a fuzzy logic controller architecture, and, (d) pin-level fault injection using the JavaAPI (Application Programming Interface) far boundary-scan. Items (a)-(c) are verífication tasks. As a first approach, the STUD (Scanlet for Test & Upgrade) system has been developed using the JTAG architecture (built-in) featured by a CPLD (Complex Programmable Logic Device) in-system configured for check and programming operations. Meanwhile, operations are executed by the Scanlet, which can be run from an Internet page. Finally, a fuzzy logic controller as an IP-core (IP stands for Intellectual Property) is used as a workbench.