Implementación de una generación de test paralelo para FPGA's usando satisfacibilidad Booleana

Abstract

La creciente demanda de los servicios de cálculo intensivo y de alta disponibilidad, además del uso de procesadores especializados y configurables a base de FPGAs; tal como sucede en los Centros de Datos y Servidores hace imprescindible la mejora de las tareas de detección, reparación y puesta en operación en línea en los sistemas que operan en tareas exigentes tales como sucede en las misiones espaciales, la aviónica, las intervenciones quirúrgicas riesgosas con equipos médicos de alta precisión y fiabilidad. De esta manera, en el Capítulo I de este trabajo de investigación se inicia con un panorama sobre las tecnologías ATPG aplicados a circuitos combinacionales empezando por las estructurales, las basadas en métodos de paralelización, las basadas en métodos gráficos tales como: Diagramas de Decisión Binaria y Gráficos Alternativo y las basadas en la Satisfacibilidad Booleana. Además, con la aparición de los dispositivos programables y complejos llamados FPGAs, se hizo aparente el uso de nuevas técnicas ATPG para estos dispositivos. En el capítulo II se desarrollan los fundamentos de concepto y técnicas aplicados en los sistemas tolerantes a fallas y testeables; así como la metodología de diseño para los dispositivos FPGA. A través del Capítulo III se desarrollan los componentes hardware y software necesarios para la implementación de este trabajo sustentados en la tarjeta de prototipado XUPV505-LX110T. Además, en el Capítulo IV se describen las rutinas trabajadas como: generación de secuencia de comandos para leer y escribir en el FPGA, implementación del SAT solver y la generación de los circuitos golden y fallado para realizar las pruebas. Por último, se muestran los resultados y conclusiones a través de los experimentos y pruebas aplicados en dos circuitos combinacionales satisfacibles (SAT).

The growing demand for intensive calculation services and high availability, in addition to the use of specialized and configurable processors based on FPGAs as it happens in the Data Centers and Servers, is essential in order to improve the tasks for in line detection, repair and operation in systems that operate in high-demanding tasks such as in space missions, avionics, risky surgical interventions with medical equipment of high precision and reliability. Thus, Chapter I of this research work begins with an overview of ATPG technologies applied to combinational circuits starting with structural, those based on parallelization methods, those based on graphical methods such as: Binary Decision Diagrams and Alternative Graphics and those based on Boolean Satisfaction. In addition to the appearance of the programmable and complex devices called FPGAs, it became apparent the use of new ATPG techniques for these devices. Chapter II develops the fundamental concepts and techniques applied in fault tolerant and testable systems; as well as the design methodology for FPGA devices. Through Chapter III, the hardware and software components necessary for the implementation of this work are developed, supported by the prototyping card XUPV505-LX110T. In addition, Chapter IV describes the developed routines such as: sequence of commands in order to read and write in the FPGA, implementation of the SAT solver and generation of the golden and failed circuits to perform the tests. Finally, the results and conclusions are shown through the experiments and tests applied in two satisfactory combinational circuits (SAT).